CIC 數位IC設計認證內容

CIC為國內IC設計人員培訓及認證的專責機構， 具有全國最完整之IC設計環境與實作訓練教室； 中心更擁有全方位IC設計領域專業講師教授群， 必能提升您的職場競爭力與IC設計之專業能力。

目標

設立宗旨為「培育積體電路晶片及系統設計人才、提昇積體電路晶片及系統設計技術」，能強化我國積體電路晶片及系統設計能力。主要任務為：
（一） 建立積體電路晶片及系統設計環境。 
（二） 提供積體電路晶片及系統設計雛型品之實作與測試服務。 
（三） 推展積體電路晶片及系統設計之「產、學、研」合作研究，並將學術界之研究成果落實推廣至產業界。 
（四） 推動國內外積體電路晶片及系統設計相關技術之合作與交流。

教育訓練及推廣

　　為培訓晶片及系統設計人才，中心每年利用寒暑假期針對各種不同設計方式對學術界分別開設Full Custom IC design、Cell-Based IC design、FPGA design、RF/MM design、CMOS MEMS、IC Testing、SoC design及 Embedded Software開發等訓練課程。除學術界訓練課程之外，亦開設E-Learning訓練課程，以減低人才培訓的成本，縮短學習曲線。另外也邀請國內外專家學者開設進階的訓練課程及研討會。此外中心定期出版相關刊物，供學術界與業界參考。為使各種資訊交流更為便利有效，本中心設有網站（http://www.cic.org.tw） 以提供技術諮詢與交流、晶片設計軟體申請與下載、 晶片製作申請與製程資料下載、儀器設備預約、上課報名… 等各類服務。另外也出版Enews、年報、各種訓練教材、晶片設計成果論文集、研討會論文集等出版品供各界參考使用。

學科筆試
以數位電路邏輯設計概念(包含大專院校教科書 之 Digital System, Logic Design, Logic Synthesis and Verification, VLSI Testing…等)、Verilog 語法 以及數位 IC 設計 EDA 工具流程為主；

內容包含:
1. Logic design
2. Verilog coding
3. Logic Synthesis
4. Logic Verification
5. Testing
6. Power & Timing Analysis

術科實作:
科實作評分之 4 個主要項目為:
(A) Verilog coding 須符合題目所要求之功能規格

(B) Verilog coding 須通過主辦單位所提供之 nLint rule 檢查
(C)邏輯合成後之 gate-level simulation 驗證完全無誤
(D)電路合成軟體時序分析驗證須符合題目所要求 之規格