第二次上課追加

第二次上課 系統時脈

第二次上課就學會新的事物
剛開始不知道該怎麼寫 跟同學討論了一下
決定自己改改看一次
寫出來運算後也不知道是不是對的
去找會的同學幫忙看過以後知道是對的
感覺到自己學會了新的東西

第一次上課 SynaptiCAD

第一次上課  學會保護自己的智慧財產權(?
還好不會太難 希望可以順利學會這門學科

AMD

AMD 更新了 ARM based SoC 的 roadmap，其中AMD 將會在推出 20nm 製程的 ARM Cortex-A57 架構 SoC，它將結合 AMD Radeon 的 GCN 架構 GPU 在內。此外，這款 ARM based SoC 的 PIN 將能與 AMD 下世代的 x86 架構 SoC 相容，同時「Project SkyBridge」將會是 AMD 首款支援 Android 系統的平台。

比較讓人驚豔的部分可能是，AMD 是如何讓 ARM 與 x86 架構 SoC 在 PIN 部分達到相容，當然可以想像，目前市場可能不會放在 Server，而是在 embedded 以及消費端兩個市場。

2016 年的 AMD 除了將推出全新的 x86 架構處理器外，在 ARM 部分也將會發表首款客製化的 64 bit ARMv8 CPU，其代號將會為「K12」。

「K12」細節目前尚未確認，因此究竟維持在 20nm，仰或是推進到 16nm，甚至是 14nm FinFet 都沒有任何定案，只是應用方面卻是相當肯定的，這包含了 Server、embedded 以及半客製化市場（semi-custom），至於智慧型手機部分依舊不是 AMD 鎖定的目標市場。

AMD 同時也釋出類似早前 Mantle 的核心圖，圖中可以稍微了解到這家公司未來主要在建立 IP，核心會是 Radeon GPU、x86 架構以及 ARM based CPU。

在核心之上，將會有各種不同附加 IP 來支援，而最外面則是實際應用，包含了 Windows、Linux 以及 Android 作業系統，同時 DirectX、OpenGL、OpenCL 以及 Mantle 等都會納入支援中。

CIC 數位IC設計認證內容

CIC為國內IC設計人員培訓及認證的專責機構， 具有全國最完整之IC設計環境與實作訓練教室； 中心更擁有全方位IC設計領域專業講師教授群， 必能提升您的職場競爭力與IC設計之專業能力。

目標

設立宗旨為「培育積體電路晶片及系統設計人才、提昇積體電路晶片及系統設計技術」，能強化我國積體電路晶片及系統設計能力。主要任務為：
（一） 建立積體電路晶片及系統設計環境。 
（二） 提供積體電路晶片及系統設計雛型品之實作與測試服務。 
（三） 推展積體電路晶片及系統設計之「產、學、研」合作研究，並將學術界之研究成果落實推廣至產業界。 
（四） 推動國內外積體電路晶片及系統設計相關技術之合作與交流。

教育訓練及推廣

　　為培訓晶片及系統設計人才，中心每年利用寒暑假期針對各種不同設計方式對學術界分別開設Full Custom IC design、Cell-Based IC design、FPGA design、RF/MM design、CMOS MEMS、IC Testing、SoC design及 Embedded Software開發等訓練課程。除學術界訓練課程之外，亦開設E-Learning訓練課程，以減低人才培訓的成本，縮短學習曲線。另外也邀請國內外專家學者開設進階的訓練課程及研討會。此外中心定期出版相關刊物，供學術界與業界參考。為使各種資訊交流更為便利有效，本中心設有網站（http://www.cic.org.tw） 以提供技術諮詢與交流、晶片設計軟體申請與下載、 晶片製作申請與製程資料下載、儀器設備預約、上課報名… 等各類服務。另外也出版Enews、年報、各種訓練教材、晶片設計成果論文集、研討會論文集等出版品供各界參考使用。

學科筆試
以數位電路邏輯設計概念(包含大專院校教科書 之 Digital System, Logic Design, Logic Synthesis and Verification, VLSI Testing…等)、Verilog 語法 以及數位 IC 設計 EDA 工具流程為主；

內容包含:
1. Logic design
2. Verilog coding
3. Logic Synthesis
4. Logic Verification
5. Testing
6. Power & Timing Analysis

術科實作:
科實作評分之 4 個主要項目為:
(A) Verilog coding 須符合題目所要求之功能規格

(B) Verilog coding 須通過主辦單位所提供之 nLint rule 檢查
(C)邏輯合成後之 gate-level simulation 驗證完全無誤
(D)電路合成軟體時序分析驗證須符合題目所要求 之規格